工艺性能提升15% 台积电5nm让IC厂商受益匪浅

台积电将在2020年开始量产5nm工艺,虽然2020年的产能很可能被被苹果A14 Nionic及海思麒麟1020 SoC霸占,但其他厂商也可以在2021年逐渐用上7nm,但是AMD Zen4最快在2022年进入量产。

根据WikiChips的分析,台积电5nm工艺的栅极间距为48nm,金属间距则是30nm,鳍片间距25-26nm,单元高度约为180nm。按照该参数计算的话,台积电5nm工艺的晶体管密度将达到1.713亿个每平方毫米。与第一代7nm工艺的每平方毫米9120万个晶体管相比,5nm工艺的晶体管数量提升达88%,台积电官方宣传的数字是84%。

除了晶体管密度大涨,台积电5nm工艺的性能也会提升。台积电表示与7nm工艺在相同性能下对比,5nm工艺功耗降低30%,相同功耗下性能可提升15%。台积电还准备了升级版的N5P工艺,其工艺性能较N5提升7%,同时降低功耗降低15%。

台积电5nm工艺性能大提升,对于在本月初公布Zen4架构的AMD来说绝对是好消息,因为Zen4架构将会使用5nm工艺,再下一代的Zen5则可能升级为5nm+工艺。没有意外的话,5nm工艺的Zen4架构桌面版处理器将命名为锐龙5000系列,虽然目前尚未清楚Zen4架构的IPC性能有多少提升,但考虑到AMD每代Zen架构保持10-15%的IPC提升,意味着5nm Zen4的IPC相比目前的7nm Zen2提升在20-32%之间。

如果进展顺利的话,2022年的锐龙5000系列处理器性能会再上一个台阶,再加上频率的稳步提升,下下代CPU性能真的要起飞。

 收藏 (0) 打赏

您的赞助是我分享的最大动力!

支付宝扫一扫赞助

微信钱包扫描赞助

转载请注明出处:STBLOG » 工艺性能提升15% 台积电5nm让IC厂商受益匪浅

分享到: 更多 (0)

热门文章

  • 评论 抢沙发

    评论前必须登录!

    立即登录   注册

    ❤ 感谢您的关注与支持!❤

    对TA表白给我留言
    我要注册

    登录

    忘记密码 ?

    您也可以使用第三方帐号快捷登录

    切换登录

    注册

    我们将发送一封验证邮件至你的邮箱, 请正确填写以完成账号注册和激活